UP简历小U

+86 138-XXXX-XXXX|xiaou.up@example.com|上海

个人总结

作为一名经验丰富的PCB工程师，我精通Altium Designer等主流PCB设计软件，熟悉高速PCB设计规范和EMI/EMC原理。在多个复杂项目的研发和量产过程中，我成功优化板级布局，提升信号完整性，并能熟练操作万用表、示波器、频谱分析仪等常用仪器仪表进行测试验证。我致力于通过精细化设计和严格测试，确保产品的高性能、高可靠性和可制造性。

工作经历

高级PCB工程师

华为技术有限公司

2021-07 - 2024-06

负责高性能通信设备的PCB设计与布局布线，确保信号完整性、电源完整性和EMI/EMC合规性，成功支撑3个关键产品系列按期量产
主导多层板（8-16层）的原理图审查、器件选型、叠层设计、阻抗控制、差分对布线，有效将项目后期返工率降低15%
熟练运用Altium Designer、Cadence Allegro等设计工具，完成复杂板级设计，包括BGA封装、DDR4/DDR5高速内存接口等，成功实现10+款产品的首次投板成功率达90%以上
与结构、热、射频工程师紧密协作，优化PCB堆叠和布局，将产品散热性能提升20%，同时降低了5%的制造成本
负责PCB板的测试与验证，熟练操作示波器、频谱分析仪、网络分析仪、万用表等常用仪器仪表，对信号质量、电源噪声进行精确测量与分析，累计发现并解决50+项设计问题
制定并实施PCB设计规范和DFM（可制造性设计）标准，使新产品试产良率提升8%

项目经历

5G基站核心板设计项目

华为技术有限公司

2022-03 - 2023-08

项目背景：负责下一代5G基站核心控制板的PCB设计，面临高密度集成、超高速信号传输、严苛的功耗与散热挑战
个人角色：核心PCB设计工程师，负责关键模块的布局布线及SI/PI分析
项目执行：
- 主导16层板的叠层设计和阻抗控制方案，确保DDR5、PCIe Gen5等高速信号的完整性，成功优化20+组差分信号线的布线策略
- 运用ANSYS SIwave进行信号完整性仿真，识别并解决10+处潜在反射与串扰问题，将信号眼图裕量提升12%
- 通过电源完整性（PI）分析，优化去耦电容配置和电源平面分割，将电源噪声峰峰值控制在目标范围的5%以内
- 与生产部门紧密合作，优化DFM设计，确保板卡在复杂工艺下的高良率生产，最终实现产品一次性通过各项性能指标测试
项目成果：成功交付满足5G通信标准的高性能核心板，支持基站顺利进入量产阶段，为公司节省研发周期1个月，并获得公司技术创新奖

智能穿戴设备主控板小型化项目

华为技术有限公司

2021-09 - 2022-02

项目背景：为新款智能手表设计超小型、低功耗主控板，尺寸受限且需集成多种传感器模块
个人角色：PCB设计与布局布线，负责高密度封装和电源管理模块设计
项目执行：
- 在30mm x 30mm的有限空间内完成10层高密度PCB设计，成功集成主控MCU、蓝牙模块、心率传感器等30+颗芯片和无源器件
- 采用盲埋孔技术和微孔工艺，最大化布线空间利用率，实现设计尺寸相比前代产品缩小25%
- 优化电源管理IC周边布局，降低电源纹波，使得设备待机功耗降低15%，延长电池续航2小时
- 与结构工程师紧密配合，解决BGA封装散热问题，确保设备长时间稳定运行
项目成果：成功完成主控板设计，首次投板即满足所有性能及尺寸要求，为产品提前2周上市提供支持，并获得团队优秀项目奖